A Study on Hump Phenomenon induced by Positive Gate Bias Stress in Amorphous In-Ga-Zn-O Thin Film Transistors

Abstract

Amorphous indium gallium zinc oxide (a-IGZO) thin film transistors (TFTs) have become a widely used material for commercial-purpose display devices. In display industry, oxide semiconductor-based TFTs have been broadly used because of their productivity. Among the oxide semiconductor materials, a-IGZO is a representative used in next-generation display devices thanks to its outstanding properties. It features higher carrier mobility than the conventionally used hydrogenated amorphous-silicon-based TFTs, and better uniformity than the low temperature poly-silicon-based TFTs. In addition, its low thermal budget can it be possible to fabricate TFT on a plastic substrate, which is used for flexible display devices. Although the a-IGZO TFTs have outperformance than conventionally used device, instability problems of a-IGZO TFTs are being constrained by their practical utilization for display devices. Consequently, many researches had been conducted and especially, the degradation induced by electrical stresses should be investigated and the causes should be clarified to utilize their outstanding properties to display devices. Through this dissertation, I will organize the basics of a-IGZO TFTs, measurement/analysis methods. Then basics of general hump phenomenon, abnormal severe hump in specific AC current stress, and double-hump phenomenon in positive gate bias stress are covered. AC current stress (ACS) is mainly discussed, which is the conditions of unipolar AC drain bias applied with positive static gate bias stress. Under ACS, a severe hump phenomenon occurred in current-voltage (I-V) curve. The hump phenomenon is generated when a positive shift in high-current region and a negative shift in low-current region occur simultaneously. It complicates the circuit designer’s task of setting the drive voltage, because the transistor turns on at less than threshold voltage, and the driving current decreases at ‘ON’ voltage (VGS=VDD, in conventional applications). To analyze the severe hump phenomenon, I extracted threshold voltages at two different current levels; analyzed the threshold voltages comparing with other positive gate bias stresses; and clarified mechanism by using other analysis methods. Other positive gate bias stresses contains positive gate bias temperature stress (PBTS), DC current stress (DCS), and synchronized AC current stress (SACS). Generally, the PBTS causes only positive shift in current-voltage (I-V) curve. This is because the electrons in the channel are attracted to the front channel and trapped there by induced vertical electric field. Trapped electrons bend the conduction band to downward, so the threshold voltage become larger than initial; this cause positive shift in I-V curve. The DCS can cause hump phenomenon and its cause is usually determined by the generation of defect states. High lateral electric field near the drain region causes impact ionization, so generated defect states create a bidirectional shift according to its type of states. However, a hump phenomenon also occurred in every stress case of my devices. Additionally, there was a double-hump phenomenon in the PBTS. Below the current level of 10-10 A, I-V was shift more toward negative direction after stress duration of 4,000 s. The severe hump occurred because the combination of trapping of charged species and the creation of defect states. Although there were the changes in capacitance-voltage curves before and after stress, I expected that effects caused by the creation of defect states were relatively minor than effects caused by the trapping of charged species. Because the stress conditions were relatively difficult to create defect states and the degradation caused by factors in source region had the greatest effect on the hump phenomenon in a saturation measurement; this result confirms that hump characteristics are caused by charge trapping rather than by defect state generation by impact ionization. Positive shift in high current level was larger after ACS (+3.80 V) than after PBTS (+3.48 V) because current caused Joule-heat thermally energized additional electrons to be trapped in front channel region. Negative shift in low current level was larger after ACS ( 2.42 V) than after DCS ( 1.32 V). Under DCS, the amount of positively charged species decreased because of neutralization of oxygen vacancies. The flow of current supports electron to be captured in ionized oxygen vacancies and the amount of negative shift is saturated at specific value ( 1.32 V) under DCS. The characteristic time constant of stretched exponential curve fitting reveals clear saturation tendency. During ACS, double-hump phenomenon occurred which have not reported before. The double hump cannot be explained with charge trapping and back channel conduction mechanism. Further experiments were conducted to analyse it. The double hump also occurred during long-term and low temperature PBTS. However, the double-hump phenomenon not occurred during long-term CS. The results reveal that the double hump in ACS is caused by stress condition of PBTS, and thermal energy enhance hump and double hump. The double hump divided into two regions: first hump and second hump. The first hump region actually equal to negative shift of severe hump in section 5.1 and it is caused by VO2+ that became trapped in the back channel. Parasitic path formed at the back channel make early turn-on first hump current. Under CS, VO2+ that were moving toward the back channel became neutralized to VO and the double hump could not occur during CS. Second-hump region is caused by interaction between the front channel donor-like states and Fermi level during gate voltage sweep. Trapped electrons at the front channel interface and generated acceptor-like states increase VT to positive direction. The hypothesized mechanism is evaluated by the results of C-V measurement and by the TCAD simulation tool. Electrical stress conditions covered in this dissertation are what a-IGZO TFTs actually undergo during the utilization of display applications. In this respect, the causes and origins of the degradation should be identified and be treated as important. Thus, the investigations in this dissertation could help understanding the instability problems of a-IGZO TFTs.

2020년 현재 디스플레이 업계에서는 여러 종류의 장치들이 개발되고 또 사용되고 있다. 기존에 사용되던 장치들은 액정표시장치 (LCD: liquid crystal display)의 등장으로 혁신적으로 변화하였으며 그로 인해 모든 곳에서 디스플레이 장치들을 볼 수 있다는 주장이 전혀 이상하지 않을 정도이다. TV 등의 장치는 더욱 더 대형으로 변화하고 고화질이면서도 얇고 가벼운 장점들을 가지게 되었고, 스마트폰과 태블릿 등의 모바일 기기에서도 선명한 화질과 얇은 베젤을 가진 디스플레이를 이용해 여러가지 방면으로 응용되고 있다. 그리고 이러한 LCD 장치들은 점차 유기물 기반의 OLED (Organic light emitting diode) 디스플레이 장치로 변화하는 추세이다. OLED 디스플레이가 점차 상용화 됨에 따라 기존의 디스플레이 장치로는 구현하기 힘들었던 유연한 디스플레이 장치를 이용한 제품들이 등장하고 있다. 여러 디스플레이 장치들의 각 화소들을 구동하고 조절하는데 있어서 백 플레인의 박막 트랜지스터 (TFT: thin film transistor) 배열은 가장 중요한 요소라고 할 수 있다. LCD에서는 하나의 TFT가 구동을 담당하며, 액정 (liquid crystal)에 인가되는 전압을 조절하는 반면, OLED 디스플레이에서는 두 개의 TFT가 각각 스위칭과 전류 드라이빙을 담당하여 OLED에 인가되는 전류를 조절하는 방식으로 작동한다. 이러한 동작원리를 고려할 때, 디스플레이가 가진 성능은 대부분 백 플레인의 TFT의 영향이 가장 크다고 할 수 있다. 디스플레이의 성능이 점차 고성능으로 변화하는 시점에서 기존에 사용되던 TFT의 채널 물질인 비정질 실리콘 (a-Si)은 물질적인 한계에 봉착해 있고, 이를 해결하기 위해서 여러 물질들이 개발되어왔다. 그 중 비정질 산화물 반도체 (AOS: amorphous oxide semiconductor)는 a-Si에 비해 전자 이동도가 높으며, 차세대 디스플레이의 핵심인 유연성과 투과성에 있어서 장점을 갖는다. 특히, a-IGZO (amorphous indium gallium zinc oxide)의 경우, 많은 연구가 선행되었으며, 최근에는 실제 디스플레이 응용에서 사용되고 있는 잠재력이 큰 물질로서 자리잡고 있다. a-IGZO가 갖는 많은 장점 들에도 불구하고, 디스플레이 구동 과정에서 필수적인 빛, 열, 전기적 스트레스에 의한 신뢰성 문제는 여전히 해결해야 할 문제점으로 대두된다. 본 학위 논문에서는 특히 디스플레이 장치들을 구동함에 있어서 필수적으로 고려해야할 양의 전압 스트레스에 의한 열화 현상과 그 중 구동에 심각한 문제를 야기할 수 있는 hump 현상에 관한 내용을 다루고 있다. Hump 현상은 특정 전류 구간별로 어떠한 원인에 의해서 문턱 전압 (VT: threshold voltage)에 변화가 다르게 나타나 굴곡이 생기는 현상이며, 기존에 구동을 위해 설정한 전류 값의 의도치 않은 변화를 일으키는 큰 문제이다. 본 학위논문에서는 a-IGZO TFT를 이해하는데 필요한 기초지식과 측정을 통해 분석하는 과정을 담고 있으며, 박사학위기간동안 진행한 실험에 관해서 그 결과를 정리하였다. 수록한 실험 결과는 크게 두 가지로 나눌 수 있다. 한 가지는 AC 전류 스트레스 (ACS)를 인가함으로써 생긴 심한 hump 현상에 관한 내용이고, 다른 한 가지는 양의 게이트 전압 (PGS)에 의해서 생긴 double hump 현상이다. 두 가지 실험 결과 모두 hump 현상에 관한 고찰을 담고 있으며, 이를 해석함에 있어서 기존에 발표되었던 논문을 참고하여 매커니즘을 제안하였다. 기존 발표된 논문에서 hump 발생의 매커니즘은 크게 두 가지 정도로 알려져 있다. 첫 번째는 기생 전류가 흐를 수 있는 통로가 생성되어 기존의 VT에 비해 낮은 전압에서 누설 전류가 나타나는 경우이며, 두 번째는 서브 갭에 존재하는 디펙트 스테이트들로 인해서 VT가 특정 전류 영역에서 바뀌는 경우이다. 첫 번째 파트인 ACS 에서의 심한 hump 현상은 게이트에 지속적으로 양의 전압이 가해지고, 드레인에는 AC형태의 단방향 전압을 가함으로써 소자에 생기는 열화 영향을 분석하였다. 내가 사용한 소자의 구조가 에치 스타퍼 (ES: etch stopper)가 아닌 백 채널 에치 (BCE: back channel etch) 타입이라서 누설 전류에 의한 hump 현상이 두드러진다는 점과 빛이 없는 암실에서 측정했기에 빛에 의해 생성된 디펙트들의 영향이 없다는 점을 고려하면, ACS에 의해서 생성된 hump 현상은 누설 전류에 의한 매커니즘으로 판단되었다. 이 경우에 프론트 채널에 트랩된 전자가 높은 전류 영역에서의 VT(VT_H)의 양의 방향으로의 시프트를 만들어내고, 백 채널 쪽으로 마이그레이션 되어 축적되는 양의 전하를 가진 입자들이 낮은 전류 영역에서의 VT(VT_L)의 음의 방향으로의 시프트를 만들어냈다. 특히, 전류가 흐르는 동안 (게이트 전압과 드레인 전압이 함께 20 V로 유지되는 구간; 1-state)에서는 전류가 흐르면서 생긴 Joule 열이 전자의 thermionic emission을 강화시켜 VT_H의 시프트를 증가시켰다. 또한, 전류에 의한 Joule 열이 전류가 흐르지 않는 동안 (게이트 전압이 20 V로 유지되고 드레인 전압이 0 인 구간; 0-state)에서 지속적으로 양의 전하를 가진 입자를 백 채널로 마이그레이션 시키면서 백 채널 쪽에 누설 전류 통로를 생성하고 그로 인해 누설 전류가 발생해 심한 hump 현상을 발생시켰다. 두 번째 파트에서는 PGS에서 발생한 double hump 현상에 관한 내용을 분석하였다. 90 ℃라는 높은 온도에서 가해진 양의 게이트 전압은 기존에서 발표되지 않은 double hump 현상을 일으켰다. 이 현상은 PGS에서는 두드러지게 발생했지만, DC 전류 스트레스 (DCS)에서는 발견되지 않았고, 특정 전류 레벨 아래 구간에서 한 번 더 음의 방향으로 전류-전압 커브가 시프트함으로써 발생한 것으로 보였다. 이를 검증하기 위해서 비교적 낮은 온도인 60 ℃에서 PGS를 측정해보고, 90 ℃에서 1만 초까지 측정했던 DCS의 결과를 4만 초까지 시간을 늘려 측정함으로써 PGS의 스트레스 조건이 double hump를 발생시키는 원인이 된다는 것을 확인할 수 있었다. 또한 이온화된 산소 정공 (VO2+: ionized oxygen vacancy)이 전류가 흐르는 동안 전자를 포획함으로써 중성으로 회복되는 현상을 분석하여 새롭게 매커니즘을 제안하였다. 게이트에 양의 전압이 가해지는 경우, 채널 내의 전자는 프론트 채널로 축적되고 일부 트래핑 된다. 동시에 채널 내의 양의 전하를 가진 입자는 백 채널로 마이그레이션 되고 축적되어 백 채널 쪽에 누설 전류 통로를 만들어낸다. 그 중 PGS에서는 양의 입자들 대부분이 백 채널로 마이그레이션 하는 것이 가능하지만 DCS에서는 전류가 흐르며 VO2+가 중성으로 회복하게 되고 따라서 백 채널로 마이그레이션이 억제된다. 이러한 이유로 PGS에서 백 채널을 통한 누설 전류가 증가해 가장 음의 방향으로의 시프트가 강한 hump를 발생시킨다. 또한 높은 온도에서의 측정은 채널 내의 디펙트 스테이트들이 생성되도록 만들고, 생성된 디펙트 스테이트 중 프론트 채널에 존재하는 donor-like 스테이트가 페르미 레벨과의 상대적인 위치 차이에 의해서 전하가 바뀌면서 또 다른 hump 영역을 생성시킨다. 이러한 이유로 두 번의 hump 영역이 생성되게 되고, 프론트 채널에 트랩된 전자와 채널 내에 생성된 acceptor-like 스테이트의 증가로 인해서 기존보다 더 큰 VT_H의 양의 방향으로의 시프트를 발생시킴으로 인해서 double hump 현상이 발생하였다. 이 매커니즘은 TCAD simulation tool을 이용해 실험결과에 맞춰 curve-fitting함으로써 검증되었다. 본 학위 논문을 통해 양의 게이트 전압을 인가하는 여러 스트레스 조건에서 발생한 hump현상에 관해 분석하고, 그 원인에 대한 매커니즘을 제안해보았다. 본 논문의 결과를 응용한다면 실제 디스플레이를 구동시킬 시에 생길 수 있는 열화 현상에 관해서 이해를 도울 수 있고, 스트레스 조건의 차이에 의해서 발생한 현상을 분석함으로써 AOS를 채널로 사용하는 TFT의 신뢰성을 개선시키는데 도움이 될 것으로 예상한다. 나아가 디스플레이 산업의 발전에 기여할 수 있게 되기를 희망한다.